


発送番号 284747

発送日 平成13年10月 9日 1 / 7

拒絶査定



特許出願の番号	平成 3年 特許願 第508050号
起案日	平成13年 9月28日
特許庁審査官	多賀 実 9367 5N00
発明の名称	半導体メモリ装置
特許出願人	ランバス・インコーポレーテッド
代理人	山川 政樹 (外 5名)

この出願については、平成12年7月28日付け拒絶理由通知書に記載した理由aによって、拒絶査定する。

なお、意見書及び手続補正書の内容を検討したが、拒絶理由を覆すに足りる根拠が見いだせない。

備考

(請求項1について)

先の拒絶理由通知書で引用した引用文献1（特開昭58-192154号公報）には、CPUから送出される所定周期のクロックパルス（ $\phi 1$ 、 $\phi 2$ ）を受信し、

前記クロックパルス（ $\phi 1$ 、 $\phi 2$ ）に基づいてRAM内の各種タイミング信号をタイミング発生回路において発生し、

バスを介してCPUから順次送出されるデバイスID、オペレーションコード、RAMアドレスを受信し、

受信したデバイスIDが自己のデバイスIDに対応するか否かをデバイスコンパレータで判断し、

対応する時、要求に対する応答データを前記バスを介して行うRAMが記載さ

続葉有

上記はファイルに記録されている事項と相違ないことを認証する。

認証日 平成13年10月 9日 経済産業事務官 長谷川 守



## 続 葉

れている。

そして、タイミング発生回路において発生される各種タイミング信号は前記クロックパルス ( $\phi 1$ ,  $\phi 2$ ) に基づいて作成されており (引用文献1第2頁左上欄参照)、また、図面第4図のタイムチャートによれば、データD1～D4はクロックパルス  $\phi 1$  に同期しているから、引用文献1記載のRAMは、CPUから送出される所定周期のクロックパルスに同期して、デバイスID、オペレーションコード、RAMアドレスの受信、要求に対する応答データの送信を行う同期型のRAMが記載されていると認められる。デバイスID等の送受信にデータD1～D4の4ビットを用いているから、出力駆動器が複数あることは自明である。

したがって、本願の請求項1に係る発明と引用文献1記載の発明とは、

(1) 本願の請求項1に係る発明では、入力受信器回路で読み取り要求に応じてメモリ装置から出力されるべきデータ量を特定するブロックサイズ情報を外部クロック信号に同期して受信することにより、読み取り要求に応じてメモリ装置より出力されるデータ量が指定されるのに対し、引用文献1記載の発明ではその旨の記載はない点、

(2) 本願の請求項1に係る発明では、読み取り要求にメモリ装置が応答するまでの、外部クロック信号のクロック数を表している値を記録するプログラム可能なアクセス時間レジスタを備え、何クロック後に読み取り要求に応じたデータを出力するか指定されるのに対し、引用文献1記載の発明ではその旨の記載はない点、

で相違する。

そこで、上記相違点について判断する。

相違点(1)について、

RAMにおいて、あるアドレスからのデータを連続して順次読み出す機能を設けるとともに、連続して読み出すべきデータの総数に関連する数値を外部よりバスを介してRAMに指定することにより連続して読み出すべきデータ量を外部より指定可能とすることは、

・特開昭60-261095号公報 (以下、「引用文献6」という。)

・特開昭59-165285号公報 (以下、「引用文献7」という。)

に記載されているように本願出願前より周知であり、引用文献1記載の発明においても、連続して読み出すべきデータの総数に関連する数値を外部よりバスを介してRAMに指定し、対応するデータ量を連続読み出し可能とすることに、特段の困難性はない。引用文献1記載のRAMはクロックパルスに同期してデータの送受信を行っているとは認められるから、連続して読み出すべきデータの総数に関

続葉有

## 続 葉

連する数値もクロックパルスに同期して受信することは自ずと導出されることである。

相違点(2)について、

先の拒絶理由通知書で引用した引用文献4(特開昭63-91766号公報)には、中央処理装置とN個の記憶装置が双方向の共通バスを介して接続されたデータ処理システムにおいて、中央処理装置からのコマンドにより、該N個の記憶装置それぞれに設けられている送受信タイミング設定回路に、読み出しデータを共通バスに送出するまで待たなければならない時間期間に対応する送受信タイミングを設定し、中央処理装置からの読み出し命令に対し、各記憶装置が前記コマンドで設定された送受信タイミングに従って共通バスにデータを送出することにより、データ幅の短い双方向性の共通バスを用いても、記憶装置に対する効率の良いデータアクセスを可能にした発明が記載されている。

引用文献1, 4は、共に中央処理装置と記憶装置が双方向性の共通バスで接続されたシステムに関し、バス幅の増加を抑えながらシステムの処理効率向上を目指したものであるから、引用文献1記載の発明に引用文献4記載の、中央処理装置からのデータ読み出し命令に対し、各記憶装置が中央処理装置からのコマンドで設定された送受信タイミングに従って共通バスにデータを送出する技術的思想を適用して、RAMに対する更に効率の良いデータアクセスを可能とすることは、当業者が容易に想到し得ることである。

なお、引用文献4図面第3図には「→クロック数」との記載があり、また、第2頁左下欄第13乃至15行目には「中央処理装置(CPU)1に転送するのに必要とするクロック数は」との記載もある。したがって、引用文献4記載の発明ではタイミングをクロック数で把握していると言え、記憶装置の送受信タイミング設定回路に設定される送受信タイミングとして、クロック数を単位として表現された値を用いることは引用文献4に示唆されている。また、上記引用文献6, 7において連続して読み出すべきデータの総数に関連する数値をレジスタに設定し保持しているように、制御情報を設定し保持する手段として「レジスタ」を用いることはごく一般的である。

したがって、上記相違点(2)に格別の創作困難性は認められない。

以上のとおりであるから、本願の請求項1に係る発明は、先の拒絶理由通知で引用した引用文献1, 4、及び上記周知技術に基づいて、当業者が容易に想到し得たものである。

## 続 葉

(請求項2について)

引用文献1記載の発明においては、図面第4図によれば、クロックパルスφ1の立ち下がり縁に同期してデータを出力しているが、立ち上がり縁に同期させるか立ち下がり縁に同期させるかは当業者が適宜選択し得る設計的事項に過ぎない。

(請求項3について)

外部からのクロック信号を基に内部クロック信号を生成することは、

外部クロック信号線にノイズが乗ってもデータ送受信に悪影響を及ぼさず、また、データ転送速度の一層の高速化を図ることを目的として(特開昭58-184626号公報参照。以下「引用文献8」という。)、

バスを共有する2つのデバイスの動作をより精密に同期させることによって、従来の、チップ間の相次ぐスキューがバスのデータ有効窓を狭めセットアップ時間及びホールド時間を侵害しバス競合を発生させる問題を解決するため(特開平2-8950号公報参照。以下「引用文献9」という。)、

あるいは、外部クロック信号がトランジスタ論理(TTL)レベルのクロック信号であるのに対し、集積回路の内部が相補形金属酸化物半導体(CMOS)レベルであるという具合に、内部と外部とで電圧レベルに互換性がない場合の電圧レベル変換のため(特開昭63-300310号公報参照。以下「引用文献10」という。)、

等、種々の目的で当業者が容易に想到し得ることである。内部クロックに応じてデータの出力をすることは、上記引用文献8、9においても同様である。

(請求項4について)

上記引用文献10、特に、第2頁右下欄15行目乃至第3頁左上欄3行目参照。

(請求項5について)

上記引用文献8では、図面第6図によれば信号Vの立ち下がり縁に同期してデータを出力しているが、立ち上がり縁に同期させるか立ち下がり縁に同期させるかは当業者が適宜選択し得る設計的事項に過ぎない。

(請求項6について)

上記引用文献9では遅延ロックループ回路が用いられている。

## 続 葉

(請求項7について)

計算機の技術分野において、装置にパワーが加えられた後の初期化シーケンス中で制御パラメータの設定等を行うことは広く一般的に行われていることであるから、請求項記載の点に特段の創作困難性は認められない。

(請求項8-12, 15, 19について)

各請求項記載の事項は、引用文献1あるいは引用文献4においても同様である(請求項19については引用文献1図面第4図参照)。

(請求項13, 14について)

各装置におけるIDとして、自己を他と識別する固有の識別値を記憶したり、複数装置を特定する識別値を記憶することは、例えば、

・特開昭58-31637号公報

に記載されているように、本願出願前より良く知られたことである。

(請求項16について)

引用文献1記載の発明においても端子V1～V4によりデバイスIDがプログラム可能である。また、先の拒絶理由通知書で引用した引用文献3(特開昭61-107453号公報)にもIDをプログラム可能にする発明が記載されている。

(請求項17について)

引用文献3記載の発明はIDが制御回路により設定されるものである。設定の時期についての記載はないが、モジュールにパワーが加えられた後に設定されることは明らかである。

(請求項18について)

一連の読み取り要求実行後直ちにプリチャージを実行してページを閉じる方式とするか、プリチャージを実行せずページを開けたままとするかは、両者のメリット・デメリット(例えば、前者は、制御が簡単である一方、次の読み取り要求実行の際、ページモードが利用できず一つ目のデータ出力に時間がかかるデメリットがある等)を考慮の上、当業者が適宜選択し得る設計的事項に過ぎない。

(請求項20について)

請求項記載の事項は、上記引用文献6においても同様である。

続葉有

## 続 葉

(請求項 21 について)

上記引用文献 6 においては、読み取り要求に際し、アドレスと同時に連続して読出すべきデータの総数に関連する数値を指定しており、1 回の読み取り要求中でアドレスとデータ総数を指定する技術的思想を開示している。したがって、引用文献 1 記載の発明においても、図面第 3 図に記載の命令形式において、桁 X0～X4 のうち使われていないビットがあればそれを用いたり、あるいは桁 X5 を追加する等により、1 つの要求パケット中に読み取り要求、アドレス、及びデータ総数を含めることに特段の困難性は認められない。

なお、出願人は意見書において、引用文献 4 の技術によれば、連続した N 個のデータの順番と、N 個の記憶装置の番号との間の対応関係が変化せず同一であれば、記憶装置それぞれに設定されるタイミングは変化しないけれども、N 個のデータの順番と、N 個の記憶装置の番号との間の対応関係に変化があれば、記憶装置それぞれに設定されるタイミングは変化するから、結局、読み出し命令を発行する毎に、そしてその読み出し命令の発行の前に、タイミングの設定を行うことになり、本願発明の特徴を何ら開示も示唆もしていない旨、主張している。

しかしながら、読み出し命令を発行する毎にタイミングの設定を行う必要があるか否かは、特許請求の範囲の記載に基づいた主張ではない。また、引用文献 4 において、連続した N 個のデータの順番と、N 個の記憶装置の番号との間の対応関係が変化する場合に限り記憶装置それぞれにタイミングを設定すればよいことは当業者が容易に理解できることであり、出願人の「結局、読み出し命令を発行する毎に、そしてその読み出し命令の発行の前に、タイミングの設定を行うことにな」る旨の主張は失当であると言わざるを得ない。

したがって、意見書における上記主張は採用できない。

以上のとおりであるから、本願の請求項 1-21 に係る発明は当業者が容易に想到し得たものであり、特許法第 29 条第 2 項の規定により特許を受けることができない。

なお、下記点についても留意されたい。

(1) 請求項 7, 8, 17 の記載は、どの時点でレジスタに値を設定するかという設定方法を特定する記載であって、物の構成を特定する記載ではない。したが

続葉有

続 葉

って、当該請求項に係る発明のカテゴリーが「物」の発明、「方法」の発明のいずれであるのか不明瞭である（特許法第36条第5項第2号及び第6項に反する）。

（2）請求項2の「外部クロック信号（53, 54）の立ち上がり縁に同期してデータの出力をする」点が、当初明細書のどの記載に基づいた補正であるのか不明瞭である。「立ち上がり縁に同期して」との記載は、立ち上がり縁をタイミング（トリガ）としてデータを出力することを特定していると思われる。ところが、当初明細書第36頁第28行目乃至第37頁3行目の「入出力回路の1つの重要な部分は、早期及び後発バスクロックに基づいて内部装置クロックを生成する。クロックスキュー（装置間のクロックタイミングの差異）の制御は、2nsサイクルで走行しているシステムでは重要であり、従って内部装置クロックを生成して入力サンプリング回路と出力駆動器が2つのバスクロック間の間にできるだけ時間的に近く作動するようにする。」との記載、第38頁第8及び9行目の「内部装置クロックとバスを駆動する出力回路の間のゲート遅延」との記載から明らかなように、本願発明は、早期及び後発バスクロックにより生成した内部装置クロックの立ち上がり縁（あるいは立ち下がり縁）に同期して出力駆動器を駆動しデータを出力している。内部装置クロックは早期及び後発バスクロックのほぼ中間の位相であるから、内部装置クロックの立ち上がり縁と、早期や後発バスクロックの立ち上がり縁とはタイミングがずれており、同じではない。したがって、請求項2の「外部クロック信号（53, 54）の立ち上がり縁に同期してデータの出力をする」という補正の根拠が不明瞭である。